日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年10月29日

出 願 番 号 Application Number:

特願2002-314713

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 2 - 3 1 4 7 1 3]

出 願 人

セイコーエプソン株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 8月 4日

今井康;

【書類名】

特許願

【整理番号】

EP-0397701

【提出日】

平成14年10月29日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/8247

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

糟谷 良和

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

【手数料の表示】

【予納台帳番号】 039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置であって、

前記不揮発性記憶装置は、

半導体層の上方に、ゲート絶縁層を介して形成されたワードゲートと、

前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、

前記ワードゲートの両側面に沿ってそれぞれ形成された、サイドウォール状の コントロールゲートと、を含み、

前記コントロールゲートは、互いに隣り合う第1コントロールゲートと、第2 コントロールゲートと、を有し、

前記第1コントロールゲートは、前記半導体層に対して第1酸化シリコン膜、 窒化シリコン膜および第2酸化シリコン膜からなる第1絶縁層を介して、かつ、 前記ワードゲートに対して第1サイド絶縁層を介して配置され、

前記第2コントロールゲートは、前記半導体層に対して酸化シリコン膜および 窒化シリコン膜からなる第2絶縁層を介して配置され、

前記第2絶縁層の窒化シリコン膜の膜厚は、前記第1絶縁層の窒化シリコン膜の膜厚よりも小さい、半導体装置。

【請求項2】 請求項1において、

前記第2絶縁層の上方には、電荷移動防止膜が設けられている、半導体装置。

【請求項3】 請求項2において、

前記電荷移動防止膜は、酸化シリコン膜もしくは窒化酸化シリコン膜である、 半導体装置。

【請求項4】不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置の製造方法であって、以下の工程を含む、半導体装置の製造方法。

- (a) 半導体層の上方に、ゲート絶縁層を形成し、
- (b) 前記ゲート絶縁層の上方に、第1導電層を形成し、
- (c) 前記第1導電層の上方に、ストッパ層を形成し、
- (d) 前記ストッパ層と前記第1導電層とをパターニングし、該ストッパ層と 該第1導電層とからなる積層体を形成し、
- (e) 前記メモリ領域の全面に、第1酸化シリコン膜、窒化シリコン膜および 第2酸化シリコン膜を積層して第1絶縁層を形成し、
- (f) 前記第1絶縁層の上方に、第2導電層を形成し、該第2導電層を異方性 エッチングすることにより、前記第1導電層の両側面に、前記半導体層に対して 、前記第1絶縁層を介してサイドウォール状の第1コントロールゲートを形成し
- (g) 前記第1コントロールゲートをマスクとして前記第1絶縁層の第2酸化シリコン膜と、該第1絶縁層の窒化シリコン膜の表面部と、を除去して、第2絶縁層を形成し、
- (h) 前記メモリ領域の全面に第3導電層を形成し、該第3導電層を異方性エッチングすることにより、前記第1コントロールゲートの側面に、前記半導体層に対して、少なくとも前記第2絶縁層を介して第2コントロールゲートを形成し
- (i) ソース領域またはドレイン領域となる不純物層を前記半導体層に形成し
- (j) 前記メモリ領域の全面に第3絶縁層を形成した後、前記ストッパ層が露出するように、該第3絶縁層を除去し、
- (k) 前記ストッパ層を除去した後、第4導電層を形成し、該第4導電層をパターニングして、ワードラインを形成すること。

【請求項5】 請求項4において、

前記(g)は、前記第2絶縁層を形成した後、該第2絶縁層の上方に電荷移動 防止膜を形成すること、を含む、半導体装置の製造方法。

【請求項6】 請求項5において、

前記電荷移動防止膜として酸化膜または酸化窒化シリコン膜を形成する、半導

体装置の製造方法。

【請求項7】 請求項5または6において、

前記電荷移動防止膜は、CVD法により形成される、半導体装置の製造方法。

【請求項8】 請求項5または6において、

前記電荷移動防止膜は、熱酸化法により形成される、半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリ領域を含む半導体装置の製造方法に関し、特に、メモリ領域 に形成される不揮発性記憶装置が1つのワードゲートに対して2つの電荷蓄積領 域を有する半導体装置の製造方法に関する。

[0002]

【背景技術】

不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS (Metal Oxide Nitride Oxide Semiconductor) 型もしくはSONOS (Silicon Oxide Nitride Oxide Silicon) 型と呼ばれるタイプがある。

[0003]

MONOS型の不揮発性半導体記憶装置として、図17に示すデバイスが知られている(非特許文献1参照)。

[0004]

このMONOS型のメモリセル100は、半導体基板10上にゲート絶縁層12を介してワードゲート14が形成されている。そして、ワードゲート14の両側には、それぞれサイドウォール状のコントロールゲート20とコントロールゲート30とが配置されている。コントロールゲート20の底部と半導体基板10との間には、絶縁層22が存在し、コントロールゲート20の側面とワードゲート14との間にはサイド絶縁層24が存在する。同様に、コントロールゲート30の底部と半導体基板10との間には、絶縁層22が存在し、コントロールゲート3

0の側面とワードゲート14との間にはサイド絶縁層24が存在する。 そして、隣り合うメモリセルの、対向するコントロールゲート20とコントロールゲート30との間の半導体基板10には、ソース領域またはドレイン領域を構

[0005]

成する不純物層16、18が形成されている。

このように、ひとつのメモリセル100は、ワードゲート14の側面に2つのMONOS型メモリ素子を有する。また、これらの2つのMONOS型メモリ素子は独立に制御される。したがって、ひとつのメモリセル100は、2ビットの情報を記憶することができる。

[0006]

【非特許文献1】

Y. Hayashi, et al , 2000 Symposium on VLSI Technology Digest of Technical Papers p. $1\ 2\ 2-p$. $1\ 2\ 3$

[0007]

【発明が解決しようとする課題】

本発明の目的は、2つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を 含む半導体装置であって、特に、データの書き込み/消去の際の劣化に対する耐 性を有する半導体装置およびその製造方法を提供することにある。

[0008]

【課題を解決するための手段】

本発明の半導体装置は、不揮発性記憶装置が複数の行および列にマトリクス状 に配列されたメモリセルアレイを構成するメモリ領域を含み、

前記不揮発性記憶装置は、

半導体層の上方に、ゲート絶縁層を介して形成されたワードゲートと、

前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物 層と、

前記ワードゲートの両側面に沿ってそれぞれ形成された、サイドウォール状の コントロールゲートと、を含み、

前記コントロールゲートは、互いに隣り合う第1コントロールゲートと、第2

コントロールゲートと、を有し、

前記第1コントロールゲートは、前記半導体層に対して第1酸化シリコン膜、 窒化シリコン膜および第2酸化シリコン膜からなる第1絶縁層を介して、かつ、 前記ワードゲートに対して第1サイド絶縁層を介して配置され、

前記第2コントロールゲートは、前記半導体層に対して酸化シリコン膜および 窒化シリコン膜からなる第2絶縁層を介して配置され、

前記第2絶縁層の窒化シリコン膜の膜厚は、前記第1絶縁層の窒化シリコン膜の膜厚よりも小さい。

[0009]

本発明の半導体装置によれば、コントロールゲートは、異なる膜厚の絶縁層の 上に形成された、第1コントロールゲートと、第2コントロールゲートとからな る。そのため、コントロールゲートの下方の基板表面の電位も二段階に変動し、 コントロールゲートと基板表面との電界強度を不均一にすることができる。

[0010]

本発明は、下記の態様をとることができる。

[0011]

本発明の半導体装置において、前記第2絶縁層の上方には、電荷移動防止膜を設けることができる。この態様によれば、第1絶縁層の窒化シリコン膜もしくは第2絶縁層の窒化シリコン膜と、第2コントロールゲートとが接触することを防ぐことができる。そのため、窒化シリコン膜に蓄積された電荷が第2コントロールゲートに放出されるのを防ぐことができる。

$[0\ 0\ 1\ 2]$

本発明の半導体装置の製造方法は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体 装置の製造方法であって、以下の工程を含む。

[0013]

- (a) 半導体層の上方に、ゲート絶縁層を形成し、
- (b) 前記ゲート絶縁層の上方に、第1導電層を形成し、
- (c) 前記第1導電層の上方に、ストッパ層を形成し、

- (d) 前記ストッパ層と前記第1導電層とをパターニングし、該ストッパ層と 該第1導電層とからなる積層体を形成し、
- (e) 前記メモリ領域の全面に、第1酸化シリコン膜、窒化シリコン膜および 第2酸化シリコン膜を積層して第1絶縁層を形成し、
- (f)前記第1絶縁層の上方に、第2導電層を形成し、該第2導電層を異方性 エッチングすることにより、前記第1導電層の両側面に、前記半導体層に対して 、前記第1絶縁層を介してサイドウォール状の第1コントロールゲートを形成し
- (g)前記第1コントロールゲートをマスクとして前記第1絶縁層の第2酸化シリコン膜と、該第1絶縁層の窒化シリコン膜の表面部と、を除去して、第2絶縁層を形成し、
- (h) 前記メモリ領域の全面に第3導電層を形成し、該第3導電層を異方性エッチングすることにより、前記第1コントロールゲートの側面に、前記半導体層に対して、少なくとも前記第2絶縁層を介して第2コントロールゲートを形成し
- (i)ソース領域またはドレイン領域となる不純物層を前記半導体層に形成し、
- (j) 前記メモリ領域の全面に第3絶縁層を形成した後、前記ストッパ層が露出するように、該第3絶縁層を除去し、
- (k) 前記ストッパ層を除去した後、第4導電層を形成し、該第4導電層をパターニングして、ワードラインを形成すること。

$[0\ 0\ 1\ 4]$

本発明の半導体装置の製造方法によれば、コントロールゲートは、2段階の工程に分けて形成される。具体的には、第1コントロールゲートを形成し、ついで、第1絶縁層のうち、第2酸化シリコン膜と、窒化シリコン膜の一部と、を除去し、その後、第2コントロールゲートが形成される。そのため、コントロールゲートを膜厚の異なる絶縁層の上に形成することができる。その結果、コントロールゲートと基板表面との電界強度が不均一となる半導体装置を製造することができる。

[0015]

本発明は、下記の態様をとることができる。

[0016]

本発明の半導体装置の製造方法において、前記(g)は、前記第2絶縁層を形成した後、前記第2絶縁層の上方に電荷移動防止膜を形成すること、を含むことができる。この態様によれば、第2絶縁層と、第2コントロールゲートの間に、電荷移動防止膜を形成することができる。

[0017]

【発明の実施の形態】

[第1の実施の形態]

(デバイスの構造)

図1は、本実施の形態にかかる半導体装置のレイアウトを示す平面図である。 半導体装置は、不揮発性記憶装置を有するメモリ領域1000を含む。

[0018]

メモリ領域1000には、MONOS型不揮発性記憶装置(以下、「メモリセル」という)100が複数の行および列にマトリクス状に配列されている。メモリ領域1000には、第1のブロックB1と、それに隣り合う他のブロックB0, B2の一部とが示されている。ブロックB0, B2は、ブロックB1を反転させた構成となる。

[0019]

ブロックB1とそれに隣り合うブロックB0, B2との間の一部領域には、素子分離領域300が形成されている。各ブロックにおいては、X方向(行方向)に延びる複数のワード線50(WL)と、Y方向(列方向)に延びる複数のビット線60(BL)とが設けられている。一本のワード線50は、X方向に配列された複数のワードゲート14に接続されている。ビット線60は不純物層16,18によって構成されている。

[0020]

コントロールゲート20,30を構成する導電層40は、各不純物層16,1 8を囲むように形成されている。すなわち、コントロールゲート20,30は、 それぞれY方向に延びており、1組のコントロールゲート20,30の一方の端部は、X方向に延びる導電層によって互いに接続されている。また、1組のコントロールゲート20,30の他方の端部はともに1つの共通コンタクト部200に接続されている。したがって、導電層40は、メモリセルのコントロールゲートの機能と、Y方向に配列された各コントロールゲートを接続する配線としての機能とを有する。

[0021]

単一のメモリセル100は、1つのワードゲート14と、コントロールゲート20,30と、不純物層16,18とを含む。コントロールゲート20,30は、ワードゲート14の両側に形成されている。不純物層16,18は、コントロールゲート20,30の外側に形成されている。そして、不純物層16,18は、それぞれ隣り合うメモリセル100によって共有される。

[0022]

Y方向に互いに隣り合う不純物層16であって、ブロックB1に形成された不純物層16とブロックB2に形成された不純物層16とは、半導体基板内に形成されたコンタクト用不純物層400によって互いに電気的に接続されている。このコンタクト用不純物層400は、不純物層16に対し、コントロールゲートの共通コンタクト部200とは反対側に形成される。

$[0\ 0\ 2\ 3]$

このコンタクト用不純物層400上には、コンタクト350が形成されている。不純物層16によって構成されたビット線60は、このコンタクト350によって、上層の配線層に電気的に接続される。

[0024]

同様に、Y方向に互いに隣り合う2つの不純物層18であって、ブロックB1に形成された不純物層18とブロックB0に形成された不純物層18とは、共通コンタクト部200が配置されていない側において、コンタクト用不純物層400によって互いに電気的に接続されている。図1からわかるように、1つのブロックにおいて、複数の共通コンタクト部200の平面レイアウトは、不純物層16と不純物層18とで交互に異なる側に形成され、千鳥配置となる。また、1つ

のブロックに対し、複数のコンタクト用不純物層 4 0 0 の平面レイアウトは、不 純物層 1 6 と不純物層 1 8 とで交互に異なる側に形成され、千鳥配置となる。

[0025]

次に図2および図3を参照しながら、半導体装置の断面構造について説明する。図2は、図1のA-A線に沿った断面図である。図3は、図2のB部を拡大して示す断面図である。

[0026]

メモリ領域1000において、メモリセル100は、ワードゲート14と、不 純物層16,18と、コントロールゲート20、30とを含む。ワードゲート1 4は、半導体基板10の上方にゲート絶縁層12を介して形成されている。不純 物層16,18は、半導体基板10内に形成されている。各不純物層は、ソース 領域またはドレイン領域となる。また、不純物層16,18上には、シリサイド 層92が形成されている。

[0027]

コントロールゲート20,30は、ワードゲート14の両側に沿ってそれぞれ 形成されている。コントロールゲート20は、互いに接する第1コントロールゲート20 a と、第2コントロールゲート20 b とからなる。第1コントロールゲート20 a は、半導体基板10の上方に第1絶縁層22を介して形成され、かつ、ワードゲート14の一方の側面に対してサイド絶縁層26を介して形成されている。第2コントロールゲート20 b は、半導体基板の上方に第2絶縁層24を介して形成されている。同様に、コントロールゲート30 a と、第2コントロールゲート30 b とからなる。

[0028]

第1絶縁層22は、ONO膜である。具体的には、第1絶縁層22は、ボトム酸化シリコン層(第1酸化シリコン層)22a、窒化シリコン層22b、トップ酸化シリコン層(第2酸化シリコン層)22cの積層膜である。

[0029]

第2絶縁層24は、ON膜である。具体的には、第2絶縁層24は、ボトム酸化シリコン層(第1酸化シリコン層)24aおよび窒化シリコン層24bの積層

膜である。窒化シリコン膜24bの膜厚は、第1絶縁層22の窒化シリコン膜2 2b野膜厚より小さい。

[0030]

第1酸化シリコン層 2 2 a は、チャネル領域と電荷蓄積領域との間に電位障壁 (potential barrier)を形成する。窒化シリコン層 2 2 b は、キャリア(たとえば電子)をトラップする電荷蓄積領域として機能する。第2酸化シリコン層 2 c は、コントロールゲートと電荷蓄積領域との間に電位障壁を形成する。

[0031]

サイド絶縁層26は、ONO膜である。具体的には、サイド絶縁層26は、第1酸化シリコン層26a、窒化シリコン層26b、第2酸化シリコン層26cの積層膜である。サイド絶縁層26は、ワードゲート14と、コントロールゲート20,30とをそれぞれ電気的に分離させる。また、サイド絶縁層26において、少なくとも第1酸化シリコン層26aの上端は、ワードゲート14とコントロールゲート20,30とのショートを防ぐために、コントロールゲート20,30の上端に比べ、半導体基板10に対して上方に位置している。

[0032]

サイド絶縁層26と第1絶縁層22とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。

[0033]

コントロールゲート20、30は、その表面をサイドウォール絶縁層152に 覆われている。

[0034]

そして、隣り合うメモリセル100において、隣り合うコントロールゲート2 0とコントロールゲート30との間には、埋め込み絶縁層70が形成される。こ の埋め込み絶縁層70は、少なくともコントロールゲート20,30が露出しな いようにこれらを覆っている。さらに、埋め込み絶縁層70の上面は、ワードゲ ート14の上面より半導体基板10に対して上方に位置している。埋め込み絶縁 層70をこのように形成することで、コントロールゲート20,30と、ワード ゲート14およびワード線50との電気的分離をより確実に行うことができる。

[0035]

ワードゲート14の上には、図2に示すように、ワード線50が形成される。

[0036]

本実施の形態の半導体装置は、コントロールゲート20、30が、異なる膜厚の絶縁層の上に形成された第1コントロールゲート20a、30aと、第2コントロールゲート20b、30bとからなる。そのため、コントロールゲート20、30の下方の基板表面の電位も二段階に変動し、電界強度はワードゲート14とコントロールゲート20、30の境界、第1コントロールゲート20a、30aと第2コントロールゲート20b、30bとの境界、不純物領域の端部の三箇所でピークを有することとなる。このことは、メモリセル100へのデータの書き込み/消去の動作に関して以下のような利点がある。

[0037]

まず、データの書き込みについて説明する。データの書き込みの際は、不純物領域16から移動してきた電子は、ワードゲート14と、コントロールゲート30との境界でエネルギーを与えられ、第1コントロールゲート30aと、第2コントロールゲート30bとの境界領域で再びエネルギーを与えられてホットエレクトロンとなり、段差部近傍の第1絶縁層22に注入・トラップされることとなる。

[0038]

本実施の形態の半導体装置において、電子の注入位置は第1コントロールゲート30aと、第2コントロールゲート30bの境界部を中心に分布することになる。しかし、第2コントロールゲート30bの下方には、NO膜からなる第2絶縁層24があるため、電荷はコントロールゲート30へ抜けてしまう。結果として第1コントロールゲート30a側にトラップされた電子が残ることになる。

[0039]

次に、データを消去する動作について図18を参照しながら説明する。図18 は電子のポテンシャルエネルギーを縦軸、実空間座標を横軸としたバンド図であ り、不純物層18の端部、すなわちpn接合部分の状態を示している。

[0040]

まず、不純物層18に高い正の電圧を印加し、コントロールゲート30に負の電圧を印加する。その結果、n型領域である不純物層18において、電子のポテンシャルエネルギーが小さくなる(図18において、n型領域の電子のポテンシャルエネルギーが矢印方向にシフトする)。そして、高濃度のpn接合では、空乏層の厚みは数nmと非常に小さいため、p型価電子帯にある電子はn型伝導帯中へトンネル効果により移動することが可能となる。つまり、電子の移動に伴い、p型領域である不純物層18の端部近傍には正孔が発生することになる。すなわち、不純物層の端部近傍にはホール蓄積層が形成されることを意味する。

[0041]

ここで、コントロールゲート30において、第2絶縁層24の上方に形成されている第2コントロールゲート30bと、第1絶縁層22の上方に形成されている第1コントロールゲート30aと、基板表面との電界に着目する。第2絶縁層24においては、ホール蓄積層が形成されているため、キャリアの伝導度は高い。従って横方向(ゲート長方向)の電界は相対的に小さい。また第2絶縁層24は、第1絶縁層22と比して膜厚が薄いために、垂直方向の電界は相対的に大きい。従って、不純物層18の端部近傍で発生した正孔は、第2絶縁層24の領域では第2絶縁層24に飛び込むことができない。

[0042]

一方、第1絶縁層22の領域では、横方向の電界は相対的に大きく、垂直方向の電界は相対的に小さい。したがって、不純物層18の端部近傍で発生した正孔は、第2絶縁層24の領域と第1絶縁層22の領域との境界部で大きなエネルギーを持つこととなり、電荷蓄積膜中に飛び込むことになる。すなわち、電荷蓄積膜の厚みが異なる領域に近いところで正孔の注入が行なわれ、消去はこの位置で行なわれることになる。

[0043]

このようにして、書き込み時に電子が注入される位置と消去時に正孔が注入される位置とを一致させることができる。その結果、書き込み/消去サイクルを繰り返しても劣化しない不揮発性記憶装置を実現することができる。

[0044]

(半導体装置の製造方法)

次に、図4~図14を参照しながら、本実施の形態に半導体装置の製造方法について説明する。各断面図は、図1のA-A線に沿った部分に対応する。図4~図14において、図1~図3で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。

[0045]

(1)まず、半導体基板10の表面に、トレンチアイソレーション法によって素子分離領域300(図1参照)を形成する。次いで、チャネルドープとしてP型不純物をイオン注入する。次いで、イオン注入によって、コンタクト用N型不純物層400(図1参照)を半導体基板10内に形成する。

[0046]

次いで、図4に示すように、半導体基板10の表面に、ゲート絶縁層となる絶縁層120を形成する。次いで、ワードゲート14になるゲート層(第1導電層)140を絶縁層120上に堆積する。ゲート層140はドープトポリシリコンからなる。次いで、後のCMP工程におけるストッパ層S100をゲート層140上に形成する。ストッパ層S100は、窒化シリコン層からなる。

[0047]

(2)次いで、レジスト層(図示しない)を形成する。次いで、このレジスト層をマスクとしてストッパ層 S 1 0 0 をパターニングする。その後、パターニングされたストッパ層 S 1 0 0 をマスクとして、ゲート層 1 4 0 をエッチングする。図 5 に示すように、ゲート層 1 4 0 がパターニングされゲート層(ワードゲート) 1 4 0 a となる。

[0048]

パターニング後の様子を平面的に示したのが図6である。このパターニングによって、メモリ領域1000内のゲート層140aおよびストッパ層S100の積層体には、開口部160,180が設けられる。開口部160,180は、後のイオン注入によって不純物層16,18が形成される領域にほぼ対応している。そして、後の工程で、開口部160,180の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。

[0049]

(3)次いで、希フッ酸を用いて半導体基板の表面を洗浄する。これにより、露出していた絶縁層120が除去され、ゲート絶縁層12が残存する。次に、図7に示すように、第1酸化シリコン層220aを熱酸化法により成膜する。第1酸化シリコン層220aは、半導体基板10とゲート層140aとの露出面に形成される。なお、第1酸化シリコン層220aの形成にCVD法を用いてもよい。

[0050]

次に、第1酸化シリコン層 2 2 0 a に対しアニール処理を施す。このアニール処理は、NH3ガスを含む雰囲気で行なわれる。この前処理により、第1酸化シリコン層 2 2 0 a 上に窒化シリコン層 2 2 0 b を均一に堆積し易くなる。その後、窒化シリコン層 2 2 0 b を、CVD法によって成膜することができる。

[0051]

次に、第2酸化シリコン層220cを、たとえば、CVD法や高温酸化法(HTO: High Temperature Oxidation)により形成する。第2酸化シリコン層220cは、ISSG(IN-situ Steam Generation)処理を用いて成膜することもできる。ISSG処理によって成膜された膜は緻密である。ISSG処理によって成膜した場合、後述するONO膜を緻密化するためのアニール処理を省略することができる。

[0052]

なお、上記工程において、窒化シリコン層 2 2 0 b と 第 2 酸化シリコン層 2 2 0 c とを同一の炉内で成膜することにより、出炉による界面の汚染を防止することができる。これにより、均質な O N O 膜を形成することができるため、安定した電気特性を有するメモリセル 1 0 0 が得られる。

[0053]

本実施の形態においては、ONO膜220は、後のパターニングによって、第 1 絶縁層22、第2 絶縁層24、およびサイド絶縁層26となる(図2、3参照)。

[0054]

(4) 図8に示すように、ドープトポリシリコン層(第2導電層)230を、第2酸化シリコン層220c上に形成する。ドープトポリシリコン層230は、後にエッチングされて、第1コントロールゲート20a,30aを構成する導電層40(図1参照)となる。

[0055]

(5) 次いで、図9に示すように、ドープトポリシリコン層230を全面的に 異方性エッチングする。これにより、メモリ領域1000の開口部160,18 0(図6参照)の側面に沿って、サイドウォール状の導電層232が形成される 。サイドウォール状の導電層232は、後の工程でエッチングされ第1コントロ ールゲート20a、30aとなる。

[0056]

(6) ついで、図10に示すように、サイドウォール状の導電層232をマスクとして、ONO膜220の一部を除去する。具体的には、第2酸化シリコン層220cと、窒化シリコン層220bの表面部と、を除去する。除去方法としては、希フッ酸によるウェットエッチングまたはドライエッチングにより行なうことができる。これにより、第1コントロールゲート20a、30aの下方にONO膜からなる第1絶縁層22が残存することとなる。

[0057]

(7) ついで、ドープトポリシリコン層(図示せず)を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図11に示すように、サイドウォール状の導電層232の高さを低くくし、第1コントロールゲート20a、30aを形成すると共に、第1酸化シリコン層24aと窒化シリコン層24bとからなる第2絶縁層24の積層膜の上に、第2コントロールゲート20b、30bを形成することができる。

[0058]

このように、第1コントロールゲート20a、30aと、第2コントロールゲート20b、30bとは、同じ工程で形成されているため、高さを揃えることが容易となる。ついで、等方性のエッチングを行ない、コントロールゲート20、30の表面をなだらかな面にする。

[0059]

(8)次に、メモリ領域1000において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層(図示しない)を全面的に形成する。次いで、この絶縁層を異方性エッチングすることにより、図12に示すように、コントロールゲート20,30を覆うようにサイドウォール絶縁層152が形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板10が露出する。

[0060]

次いで、図12に示すように、N型不純物をイオン注入することにより、半導体基板10内に、不純物層16,18を形成する。

[0061]

次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、半導体基板の上に形成された金属をシリサイド化反応させることにより、半導体基板10の露出面にシリサイド層92を形成させる。次いで、メモリ領域1000において、酸化シリコンまたは窒化酸化シリコンなどの第3絶縁層270を全面的に形成する。第3絶縁層270は、ストッパ層S100を覆うように形成される。

[0062]

(9)図13に示すように、第3絶縁層270をCMP法により、ストッパ層S100が露出するまで研磨し、第3絶縁層270を平坦化する。この研磨によって、対向するコントロールゲート20,30の間に埋め込み絶縁層70が残存される。

[0063]

(10)ストッパ層S100を熱りん酸で除去する。この結果、少なくともゲート層140aの上面が露出し、図14に示すように、第1第2絶縁層270に開口部170が形成される。すなわち、この開口部170はストッパ層S100が除去されることにより形成された領域であり、ゲート層140aの上に位置する領域である。

[0064]

(11) その後、全面的にドープトポリシリコン層(図示せず)を堆積させる。次いで、前記ドープトポリシリコン層上にパターニングされたレジスト層(図示せず)を形成する。次いで、レジスト層をマスクとして、前記ドープトポリシリコン層をパターニングすることにより、ワード線50が形成される。

[0065]

引き続き、レジスト層をマスクとして、ゲート層 1 4 0 a (図 1 4 参照) のエッチングが行われる。このエッチングにより、ワード線 5 0 が上方に形成されないゲート層 1 4 0 a が除去される。その結果、アレイ状に配列したワードゲート 1 4 (図 1 参照)を形成することができる。ゲート層 1 4 0 a の除去領域は、後に形成される P型不純物層(素子分離用不純物層) 1 5 の領域と対応する(図 1 参照)。

[0066]

なお、このエッチング工程では、コントロールゲート20、30は、埋め込み 絶縁層70で覆われているために、エッチングされずに残る。

[0067]

次いで、P型不純物を半導体基板10に全面的にドープする。これにより、Y 方向におけるワードゲート14の相互間の領域にP型不純物層(素子分離用不純 物層)15(図1参照)が形成される。このP型不純物層15によって、不揮発 性半導体記憶装置100相互の素子分離がより確実に行われる。

[0068]

以上の工程により、図1から図3に示す半導体装置を製造することができる。

[0069]

本実施の形態による半導体装置の製造方法による利点は以下の通りである。

[0070]

コントロールゲート20、30は、2段階の工程に分けて形成される。具体的には、第1コントロールゲート20a、30aを形成し、ついで、ONO膜220のうち、第2酸化シリコン膜220cと、窒化シリコン膜220bの表面部を除去し、その後、第2コントロールゲート20b、30bが形成される。そのため、コントロールゲート20、30を膜厚の異なる絶縁層の上に形成することが

できる。その結果、コントロールゲート20、30と基板表面との電界強度が不 均一となる半導体装置を製造することができる。

[0071]

[第2の実施の形態]

次に、第2の実施の形態について説明する。なお、以下の説明では、第1の実 施の形態と異なる点についての説明を行なう。

[0072]

(デバイスの構造)

図15、16は、第2の実施の形態にかかる半導体装置を模式的に示す断面図である。図15、16は、第1の実施の形態で示した図3に対応する箇所を示す断面図である。第2の実施の形態にかかる半導体装置では、第2絶縁層24の上方に電荷移動防止膜42が形成されている。

[0073]

図15に示す半導体装置においては、第2コントロールゲート30bは、第1コントロールゲート30aに対して電荷移動防止膜42を介して、かつ、半導体基板10に対して第2絶縁層24および電荷移動防止膜42を介して形成されている。電荷移動防止膜42は、窒化シリコン膜22b、24bに注入された電荷が第2コントロールゲート30bに放出されることを防止する機能を有する膜であればよく、たとえば、酸化シリコン膜を用いる。電荷移動防止膜42は、CVD法により形成され、この場合、第2絶縁層24と、第1コントロールゲート30aと、を覆うように形成されている。

[0074]

図16に示す半導体装置においては、上述の図15に示す半導体装置と同様に、第2コントロールゲート30bは、第1コントロールゲート30aに対して電荷移動防止膜42を介して、かつ、半導体基板10に対して第2絶縁層24および電荷移動防止膜42を介して形成されている。電荷移動防止膜42は、上述の機能を有する膜であればよく、たとえば、窒化酸化シリコン膜を用いる。電荷移動防止膜42は、熱酸化法により形成され、この場合、第2絶縁層24の窒化シリコン膜24bと、第1コントロールゲート30aと、を覆うように電荷移動防

止膜42が形成される。

[0075]

第2の実施の形態の半導体装置は、第2絶縁層24の上に酸化膜もしくは窒化酸化シリコン膜からなる電荷移動防止膜42が形成されている。そのため、第1絶縁層22の窒化シリコン膜22bの端面および第2絶縁層24の窒化シリコン膜24bと、第2コントロールゲート20b、30bとが接触することを防ぐことができる。その結果、窒化シリコン膜22b、24bに取り込まれた電子が第2コントロールゲート20b、30bへ放出されることを防ぐことができ、電荷保持特性が向上した半導体装置を提供することができる。

[0076]

(半導体装置の製造方法)

次に、第2の実施の形態にかかる半導体装置の製造方法について説明する。

[0077]

まず、工程(1)~(5)は、第1の実施の形態と同様に行なう。

[0078]

(6) ついで、図10に示すように、サイドウォール状の導電層232をマスクとして、ONO膜220のうち第2酸化シリコン層220cと、窒化シリコン膜220bの表面部を除去する。これにより、第1コントロールゲート20a、30aの下方にONO膜からなる第1絶縁層22が残存することとなる。このエッチングは、具体的には、希フッ酸によるウェットエッチングやドライエッチングなどにより行なうことができる。ついで、全面に電荷移動防止膜(図示せず)を形成する。電荷移動防止膜としては、酸化シリコン膜、窒化酸化シリコン膜を形成することができる。

[0079]

電荷移動防止膜をCVD法により形成する場合は、窒化シリコン層24bと、第1絶縁層22の端面と、第1コントロールゲート30aと、第1コントロールゲート30aと、第1コントロールゲート30aと接していないサイド絶縁層26とを覆うように形成される。また、電荷移動防止膜を熱酸化法により形成する場合は、第2絶縁層24の窒化シリコン膜24bと、第1絶縁層22の窒化シリコン膜22bの端面と、第1コント

ロールゲート30aと、第1コントロールゲート30aと接していないサイド絶縁層26とに、酸化窒化シリコン膜が形成される。

[0080]

(7) ついで、ドープトポリシリコン層(図示せず)を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図11に示すように、サイドウォール状の導電層232の高さを低くくし、第1コントロールゲート20a、30aを形成すると共に、第2絶縁層24と、電荷移動防止膜42との積層膜の上に第2コントロールゲート20b、30bを形成することができる。ついで、等方性のエッチングを行い、コントロールゲート20、30の表面をなだらかな面にする。このエッチングにより、露出している電荷移動防止膜は除去されることとなる。

[0081]

ついで、工程(8)~(11)を、第1の実施の形態と同様に行ない、図15 および図16に示す半導体装置を形成することができる。

[0082]

本実施の形態の製造方法によれば、サイドウォール状の導電層232(第1コントロールゲート20a、30a)を形成した後に、第2絶縁層24の上に電荷移動防止膜42を形成する工程が設けられている。そのため、少なくとも第2絶縁層24と第1絶縁層22の端面とが、電荷移動防止膜42に覆われることとなる。その結果、窒化シリコン膜22b、24bに注入された電子が第2コントロールゲート20b、30bへ放出されることが防止され、電荷保持特性が向上した半導体装置を製造することができる。

[0083]

本発明は、上述の実施の形態に限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、半導体層としてバルク状の半導体基板を用いたが、SOI基板の半導体層を用いてもよい。また、上述した実施の形態では、これらを「半導体層」と称することとする。

【図面の簡単な説明】

【図 1 】 半導体装置のメモリ領域のレイアウトを模式的に示す平面図。


- ページ: 21/E
- 【図2】 図2のA-A線に沿った部分を模式的に示す断面図。
- 【図3】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図4】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図5】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図6】 図5に示す半導体装置の製造方法の一工程を示す平面図である。
- 【図7】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図8】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図9】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図10】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図11】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図12】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図13】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図14】 図1~3に示す半導体装置の製造方法の一工程を示す断面図。
- 【図15】 第2の実施の形態にかかる半導体装置を模式的を示す断面図。
- 【図16】 第2の実施の形態にかかる半導体装置を模式的を示す断面図。
- 【図17】 公知のMONOS型メモリセルを示す断面図。
- 【図18】 本発明の半導体装置の消去動作を説明する図。

【符号の説明】


10 半導体基板、 12 第1ゲート絶縁層、 14 ワードゲート、 16,18 不純物層、 20,30 コントロールゲート、 20a,30a 第1コントロールゲート、 20b,30b 第2コントロールゲート、 22第1絶縁層、 24 第2絶縁層、 26 サイド絶縁層、 42 電荷移動防止膜、 50 ワード線、 60 ビット線、 70 埋込み絶縁層、 72層間絶縁層、 80 配線層、 100 不揮発性記憶装置(メモリセル)、 120 絶縁層、 140 ゲート層、 142 ゲート電極、 160,180 開口部、 200 共通コンタクト部、 220 ONO膜、 232 サイドウォール状の絶縁層、 300 素子分離領域、 400 コンタクト用不純物層、 S100 ストッパ層、 1000 メモリ領域

【書類名】 図面 【図1】 B0< 400 <u>300</u> \boxtimes 350-1000ر 200 50(WL) 60(BL) -100 40 B1≺ 30 <u>300</u> \boxtimes 350 200 400


【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 データの書き込み/消去の際の劣化に対する耐性を有する不揮発性記憶装置を含む半導体装置およびその製造方法を提供することにある。

【解決手段】 本発明の半導体装置は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域1000を含み、前記不揮発性記憶装置は、半導体層10の上方に、ゲート絶縁層12を介して形成されたワードゲート14と、前記半導体層10に形成された、ソース領域またはドレイン領域を構成する不純物層16,18と、前記ワードゲート14の一方の両側面に沿ってそれぞれ形成された、サイドウォール状のコントロールゲート20、30と、を含み、前記コントロールゲート20、30は、互いに接する第1コントロールゲート20a、30aと、第2コントロールゲート20b、30bとを有し、第1コントロールゲート20a、30aと、第2コントロールゲート20b、30bとを有し、第1コントロールゲート20a、30aと、第2コントロールゲート20b、30bと、30bは、異なる膜厚の絶縁層の上に形成される。

【選択図】 図2

特願2002-314713

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社